# SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP63293938

Publication date:

1988-11-30

Inventor(s):

**FURUHATA TOMOYUKI** 

Applicant(s)::

SEIKO EPSON CORP

Requested Patent:

**\_** JP63293<u>938</u>

Application Number: JP19870130410 19870527

Priority Number(s):

IPC Classification:

H01L21/76; H01L27/06; H01L29/72

EC Classification:

Equivalents:

#### Abstract

PURPOSE:To improve remarkably the resistance to latchup, and enable the high density integration, by constituting a dielectric isolation region, of a groove filled with insulative material or a semiconductor layer, and a field insulating film which is formed more deeply than a base region, and more widely than a groove region.

CONSTITUTION:On a semiconductor substrate 10, an N-type epitaxial layer 12 is formed. Between the substrate 10 and the epitaxial layer 12, an N<+> type layer 11 is formed. By reactive ion etching, a groove 17 is formed which penetrates the epitaxial layer 12 and the N<+> type buried layer 11 and reaches the substrate 10. The groove is subjected to thermal oxidation, and an oxide film 19 is formed. Then the groove is filled with a polycrystal silicon layer 16 by chemical vapor growth. The upper part of the groove is flatten by etch back method or the like using a photoresist film. By LOCOS method, a field oxide film 18 is selectively formed on the upper part of the groove and an isolation region between a collector electrode lead-out part and a base region forming part.

Data supplied from the esp@cenet database - I2

⑩日本国特許庁(JP)

⑪特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭63-293938

50Int\_Cl.1 H 01 L 21/76 識別記号

庁内整理番号

磁公開 昭和63年(1988)11月30日

27/06 29/72

3 2 1

L-7131-5F 7735-5F 8526-5F

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称 半導体集積回路装置

> 願 昭62-130410 ②特

②出 頣 昭62(1987)5月27日

②発 明 者 畑 古

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

セイコーエプソン株式 ②出 願人

東京都新宿区西新宿2丁目4番1号

会社

90代 理 人 弁理士 最上 務 外1名

1. 発明の名称

半導体集積回路装置

#### 2. 特許請求の範囲

第1項電型の半導体基板内に第2項電型の半導 体領域が形成され、この半導体基板上に前記半導 体領域よりも低温度な第2項電型のエピタキシャ ル成及半単体層を有し、 この半導体層中にバイ ポーラトランジスタが形成された半導体集積回路 装置において、素子間の境界領域に絶殺物分離領 城が形成されており、この絶縁物分層領域は、前 記ェピタキシャル成長半導体周及び前記第2 専電 型の半導体領域を貫き前記半導体基板に達する深 さの消と、その消を埋める絶縁脱らしくは半導体 前記清領域の上部領域にベース領域より も深くかつ前記清領域より広い領域に形成したフ ィールド絶縁段とからなることを特徴とする半導 体 集 获 回 路 装 置。

3、発明の詳細な説明

(産業上の利用分野)

本売明は半導体集積回路装置に係り、より詳し くはバイポーラトラングスタもしくはバイポーラ C M O S ( B i - C M O S ) 素子からなる半導体 集積回路装置の素子間分配技術に関する。

(従来の技術)

バイポーラトランジスタもしくは B i - C M O S君子からなる半導体集積回路装置においては、 各業子の信頼性を向上させるため、各業子間を電 気的に完全に分離することが必要である。

以下、従来のパイポーラ半導体集積回路装置の 一実施例につき、図面を参照して説明する。

第2図は、P型器板上のN型エピタキシャル成 長半導体層に形成された従来のパイポーラ集積回 路装置の新面図を示す。

第2回において、各素子間の境界領域Qbb′ には、N型エピタキシャル成長半項体層に及びN ・型理め込み層11を貫きP型半導体基板10に

#### 特開閉63-293938(2)

連するほどの紹介でと、その間を埋める多結品と サコンは16とから構成されている地種切分類は 滅が形成されている。

また、ペース領域14と、NTコレフタ部13は、前記絶縁物分離領域と同様の構造を存し、NT型理め込み四11まで達する深さの網17aにより比広されている。

なま、図中、 1 5 はエミック領域、 1 9 は酸化設できる。

( 熟明が解決しようとする問題点)

しかしながら、前述の従来の絶縁的分類領域の構成によれば、エミッタ領域15及でデース領域14が前の間壁に接しているため、コレクターエミック間のリーク電流及び表面リーク電流が大きく、バイボーラトラアジスタの特性を沈化させるとはに、各界子間を完全に電気的に分離することが出難であった。

そこで、本名別はこのような問題点を解決するもので、その目的とするところは、各者子の機能を妨げることなく、男子問を完全に質問的に分離

しラッチアップ耐性を向上し、さらに素子の点頭 に、周密度によら減する生活体集は回路装置を30 供するところにある。

(問題点を解決するための手段)

(実施例)

以下、本党別の代表的な実施例を図而を参照し

て 投門 する。

なお、窓面において同一あるいは相当する部分は同一行号で示す。

第1 割は、お免明によるバイボール 生現体集積 回路装置の一次振動の新面図を示す。

第1回において、 マイポーラトランジスタQb はNPN型であり、P型半導体基板!0上に0。 5~2μmの設準のN型エピタキシャル成長半導 体限12が忠成されていて、 コレック領域をな し、その下には高濃度にドープされたNT型埋め 込み疑し」が形成されている。このN里エピクキ シャル 広長半原体型12にP里ベース 領域14が 形成され、さらにこのペース領域14にオリシリ コノ同16からの拡散により渡い接合のN^型エ ミック領域15が形成されている。また、このN 型エピタインチル成長半導体層12の別の部分に は、 N \* 型理め込み歴に達する N \* 型コレクク 55 13が形成されている。さらに、N・コレック部 の上には多精品ショコに層が電極下地層として数 けられ、コレクタ電板が自己整合的に形成されて

いる。

### 特開昭63-293938 (3)

ンシスタの低電波領域における特性を向上させる ことができることである。

さらに、狭い素子分離幅で各素子間を電気的に 完全に分離することができるため、ラッチアップ 耐性が向上し、素子の高密度化が可能となる。

次に、上記パイポーラ半斑体集積回路装置の製造方法を第3回について順次投明する。

(1) 第3図(a) は上記パイポーク半項体集 切回路装置を製造するために予確的に加工された P型半導体延振 10の一部を示す。 半導体延振 10にはN型 202 4 2 4 2 4 ル成長 201 2 2 が形成され れ、また器板 10と2 2 4 2 4 ル風 1 2 の間に はN・型埋め込み 211 が形成されている。 さら に、反応性イオンエッチング(R IE) により、 エピタキシャル圏 1 2 及びN・型埋め込み圏 1 1 を貫き延板 1 0 に達する深さの満1 7 が形成され ている。

(2) 次に、第3図(b)は満を熱酸化し、酸化収19を形成後、化学気相成長(CVD)法により多結晶シリコン図16で荷を充填した状態を

示す。 ここで、 満 の上部の 平坦化は、 フォトレジスト 限を用いた メッチバック 法 等により 行 なわれる。 なお、 満 1 7 及び 酸化 膜 1 9 を形成後、 前記 多 結晶 シリコン 層 の 埋め 込み 処 期前に、 イオン 打込みによって 満 1 7 の 底部にチャンネルストッパとして P・ 型 領域を形成して 6 良い。 (第 3 図に図示せず。)

(3) さらに、第3図(c)は、調の上部及びコレクタ電福引き出し部とベース領域形成部の分離領域にLOCOS(Lolcal Oxida xiton of Silicon) 法により選択的にフィールド酸化設18を形成した状態を示す。 なむ、図中20はシリコン窒化(Si, N.) 設であり、素子形成領域に選択的に形成されている。

以下、従来と同様の技術によって、前述したごとき効果を要する半導体集積回路設置が比較的少ない工程で形成される。

なお、本実機例においては、 溝の充填物として 多結晶シリコン層を用いたが、 かわりに二酸化シ

第5図は、本発明によるBi~CMOS半母体 集積回路装置の一変施例の断面図を示す。

新 5 図に示す 半 歩 体 集 積 回 路 装 理 は 、 バ イ ポ ー う ト う ン ジ ス タ Q b と N チ + ネ ル 型 M O S 電 界 効 果 ト ラ ン ジ ス タ Q n と P チ + ネ ル 型 M O S 電 界 効 果 ト ラ ン ジ ス タ Q p と が 同 ー の P 型 半 専 体 基 版 1 0 上に 混 在 し て 形 成 さ れ て い る 。 バイボーラトランジスタQ b は、NPN型であ り、 第3図に示す半導体装置と同様な構造であ る。

まらに、 P チャネル型M O S 電界効果トランシスタQ P は下部に高級度に F ープされた N・型型型 D s からなば 1 1 を有する N型 D s ル 2 7 に形成されている。この N型 D s n 2 7 には、 ゲート 電極 2 3、ゲート酸 化酸 2 4、 P・型ソース 領域 2 8、P・型 F レイン 領域 2 9 が形成されている。

N ・ 型 埋 め 込 み 層 1 1 が め る 部 分 、 な ら び に N 型 ゥ ェ ル 2 7 お よ び P 型 ゥ ェ ル 2 1 の 各 境 界 領 域 に は 、 そ れ ぞ れ 前 述 の 絶 緑 物 分 種 領 域 が 形 成 さ れ て い る 。 た だ し 、 フ ィ ー ル F 酸 化 瞑 は ベ ー ス 領 域 及 び M O S 素 子 の ソ ー ス 領 域 、 F レ イ ン 領 域 よ り

## **特開昭63-293938 (4)**

€ 深くかつ、 一切よりも立い質疑に形成されている。

この語言によれば、 絶縁物分離領域が消してとフィールド絶縁 数 1 8 との組み合わせで形成されているため、 各素子特性を劣化することなり、 狭い分類域で各素子間を電気的に完全に分離することができ、ラッチアップ耐圧を向上すると呼に、高度時代が実現できる。

以上、本発明を実施例にもとづき具体的に設明してきたが、本発明は本実施例に限定されず、その要旨を逸貌しない範囲で様々変更が可能であることは含うまでもない。

(発明の効果)

以上近にたように、本発明の半年体製板回路装置によれば、地線物分離領域が地線物もしては半期体操でも様された高とベース領域よりも深し、かつ調領域よりも広い領域に形成したフィールド地球製とからなるため、各界子特性を労化することなり鉄い分離標で各番子間を電気的に完全に分離することができ、ラッチアップ財性を大幅に向

上させ、かつ高密度化が可能となるという効果を 作する。また、本発明の構造は、Bi-CMOS 数子への選用が容易であり、高速でかつ信仰性の 高い半導体装置を実現できる。

#### 4 . 図面の簡単な説明

第 1 図は本発明の半年体集抗回路装置の一大應例を示す動品図、第 2 図は従来の半年体集抗回路設置を示す断面図、第 3 図(a)~(c)は第 1 図に 示す半項体集机回路装置の製造工程断面図、第 4 図及び第 5 図は本発明の半項体集机回路装置の他の失態例を示す断面区である。

1 2 … エピクキシャル 単原体質、 1 3 … N i コレクタ節

1 7、1 7 a … 調、1 8 … フィールド 版化 数、1 9 … 般 化数

2 0 ·· 室化版、 2 1 ·· P· 埋め込み周、 2 2 ··· P 型ケェル


C 3 … ゲート 医権、 2 4 … ゲート酸化酶、 2 5 … N ! ダンー X 領域


2.6 ·· N \* 質ドレイン領域、2.7 ·· N 趣かまル、


2 8 ·· P · 壁 V ·· 末鎖 & 、 2 9 ·· P · ドレイン 領 ൽ

以上

出願人 セイラーエブソン株式会社 代理人 弁理士 版 上 数 他1名 👾







第 4 図

# 特開昭63-293938 (5)

